10月13日上午，芯爱科技五年励行暨战略发布会在南京金陵饭店正式举办，来自全球近500位产业链上下游合作伙伴与会，共同探讨AI算力产业浪潮下高端IC基板协同发展战略。
会议期间，芯爱科技董事长张垂弘以《价值创芯，链接未来——赋能AI算力，打造高性能基板与产能需求》为题作主旨演讲，介绍企业面向AI时代的技术路线、产能布局与资本进展。从配套2纳米芯片的先进封装基板验证冲刺量产，到超10亿元B轮融资落定，再到南京P3新厂签约推进，芯爱科技正以“五年砺行”的积累，站上中国AI算力供应链的关键位置。
“我们的世界不是由文字构成的，”张垂弘指出，随着DeepSeek、Kimi等大模型相继崛起，中国软件能力已经接近国际一流水平；在硬件侧，硬件能力正在改变世界话语权，成为国家竞争力的新实力。他援引摩根士丹利《中国下一轮工业革命》蓝皮书判断，中国工业的竞争优势正从低成本与制造规模，转向产业生态与创新领导力。从“中国制造”到“中国创造”，正是芯爱科技面临的历史机遇。
技术方面，在AI算力需求爆发背景下，基板的线宽、层数与铜厚直接决定大芯片性能与功耗表现。芯爱围绕BT基板展开五大创新：ETS实现7/10微米线宽线距；aETS以“ETS+Core”支撑大尺寸超细线路，线宽线距达5/5微米；HBPoP面向2纳米芯片的基板正在验证之中，预计2026年底量产；HBSBS以混合工艺实现6/8微米长线路、4至7层ETS；AI服务器PMIC厚铜基板采用SPV盲、通孔工艺，铜厚沿35、45、60、90微米逐级进阶；光通讯高速基板覆盖400G至3.2T，SerDes速率升级驱动层数由8层迈向12层，走向高层数大尺寸化。
针对AI基板大型化带来的翘曲挑战，张垂弘表示：“Warpage（翘曲）是因结构应力所造成的。AI基板要变大，应力应该释放，而不是对抗。”对此，芯爱提出从CoWoS-L走向CLoS-L（ChipLet on Substrate）的自主路径；在供电架构上，DCBGA从背面垂直供电演进到基板内埋供电，基板集成电压调节器（SIVR）将电压调节器直接集成在基板上，垂直传输路径进一步精简，被视为损耗控制的最优解，并以非对称双核Embedded IPD结构加以实现。张垂弘将此称为“芯爱的创新灵魂”。
良率是封装基板行业的生死线。芯爱给出的答案是闭环式智能化制造，其愿景是“万物（设备）皆智能”。通过全链路生产数据联动分析，精准预测并修正生产工艺参数，形成生产工艺闭环，把工艺波动转化为可预判、可修正的可控项，实现从被动拦截缺陷到主动优化工艺的跃迁。
张垂弘介绍，资本与产业合作方面，芯爱科技已先后完成2021年创始轮融资、2023年融资。本轮融资完成后，芯爱科技成立以来累计股权融资金额已超30亿元人民币，叠加银行项目贷款、流动资金贷款等配套金融支持，企业可动用产业资金规模已超过50亿元人民币，将进一步强化国内AI算力产业链上游高端封装基板的自主供给能力。
产能是芯爱故事的另一半。2026年9月1日，芯爱P3建厂计划启航。现场展示的“P3-P5模型”勾勒出更大版图：园区按P1至P5五座厂房梯次布局，并配套CUB及水处理设施。在厂区建设层面，芯爱科技持续创新智慧工厂设计理念，从1.0版本“天圆地方”科技厂房的开创性布局，迭代升级至2.0版本“蒙德里安”艺术风格智慧厂区，以现代化、标准化、智能化的厂房建设标准，重塑半导体先进制造厂区风貌。硬核制造与理性美学在这里同频共振，每一步产能落子都在为“赋能AI算力”的承诺积蓄势能。
演讲最后，张垂弘强调：“今天，芯爱承载的是AI发展的关键技术和重要使命，我们责无旁贷，全力以赴！”面向未来，芯爱科技向产业伙伴发出邀约：共同开启AI新纪元，携手定义下一代高性能芯片封装基板标准。
