10月20日，聚焦DSA专用指令集架构处理器设计的高科技企业隼瞻科技（广州）有限公司，在深圳国际商会中心举办Axon Platform AI算力平台发布会，正式推出面向AI场景的全定制AI算力平台。
发布会现场，隼瞻科技携手产业界、学术界及投融资领域嘉宾，共同见证这一面向专用AI算力市场的架构级定制平台落地。
隼瞻科技CEO曾轶
在开场致辞中，隼瞻科技CEO曾轶表示，当前人工智能正从通用大模型向垂直行业深度渗透，行业竞争正从芯片参数比拼转向架构与软件栈的系统能力较量，“通用并不等于最优算力，面向场景是下一个需要激烈竞争的市场”。他回顾称，从2025年到2026年，端侧AI硬件与本地部署算力形态持续演进，算力工厂、算力基站等新形态不断涌现；预计到2027年，大量新型AI设备将进入家庭、办公室与桌面。相较于云端，端侧部署对安全隐私、实时性、离线可用与成本提出了全新要求，本地AI系统的规模化普及正在倒逼算力走向“为场景而生”。
针对这一趋势，曾轶提出场景垂直化、模型垂直化、架构探索、编译器敏捷迭代以及性能功耗成本平衡五大行业判断。基于2023年至2025年每年推出至少两到三款处理器产品并完成流片验证与客户迭代的积累，隼瞻科技整合全部产品线推出Axon Platform AI算力平台。
该平台基于硬件与软件双轮驱动：硬件侧构建双元NPU架构、异构负载感知计算系统、紧耦合异构零拷贝数据共享与可配置Hicon-NoC互联网络；软件侧则与南方科技大学林龙扬教授团队深度合作，推出面向NPU的Archit.ai编译器，客户输入模型后，平台自动完成模型拆解、图优化与算子映射，两周内即可迭代输出完整AI架构与配套编译器，芯片面积、功耗可做到同类参考方案的三分之一。同时，配套Hicon-NoC的Hicon工具，可依据客户吞吐、带宽需求快速迭代生成匹配CPU、NPU的NoC互联架构。
隼瞻科技CTO姚彦斌
作为软件版“架构师”，ArchitStudio是本次发布会的另一重点。隼瞻科技CTO姚彦斌指出，端侧AI面临应用场景高度碎片化、多模型并发、模型持续迭代等核心矛盾，而芯片研发的瀑布式流程又与市场的敏捷迭代要求相冲突。ArchitStudio集成Archit Analyzer、Archit Designer、Archit-Generator等工具，配合自研描述语言RISCAL，可实现专用加速指令的快速定制，并一键生成RTL代码、编译器与仿真器。据其介绍，传统方式下，一个卷积神经网络加速指令设计需3名工程师耗时5个月；而借助ArchitStudio，一周即可完成基础指令与处理器框架，再经一两周迭代完成整套方案。
南方科技大学助理教授、博士生导师兼隼瞻科技AI研究科学家林龙扬
在算力引擎环节，南方科技大学助理教授、博士生导师兼隼瞻科技AI研究科学家林龙扬分享了全栈存算一体技术。团队从计算方式与存储介质两个维度拆解存算方案，并已在SRAM和MRAM等介质上完成数字域存算验证。Axon平台可根据不同业务场景匹配最优存算方案，每一类方案均有Demo芯片完成验证。相较传统架构，存算系统能效可提升一至两个量级，算力覆盖0.01至1000TOPS；面向存算硬件深度优化的专用编译器，可实现能耗与延迟的大幅下降。基于该架构，团队已完成22nm流片验证，多项芯片性能指标达到国际领先水平，成果发表于芯片领域顶级会议和期刊。
隼瞻科技产品市场总监陆斌
隼瞻科技产品市场总监陆斌则介绍了可配置的Hicon-NoC片上网络。随着AI应用爆发，端侧SoC包含的IP数量从个位数增至数十个，传统总线已难以满足并发需求。Hicon-NoC由路由模块、网络包处理模块与接口模块组成，覆盖主流AXI等协议规范，并配套图形化与文本双模式配置工具，可自动生成RTL交付件。以一款12TOPS算力SoC为例，该方案支撑内部三十余个高速、低速设备及6个路由节点，已完成端侧AI SoC的NoC落地。
据发布会披露，Axon Platform目前已衍生出三大基础平台：面向端侧智慧硬件与智能家居场景、已实现量产的“always-on”平台；算力区间在20TOPS至50TOPS、形态覆盖路由器、机器人等各类终端的端侧推理平台（AI PC平台）；以及面向AI系统本地部署的高效率AI基站平台。
隼瞻科技提供IP授权、子系统交付、ASIC芯片全流程定制等多种合作模式，致力于“以场景定义处理器架构，从IP到ASIC的全栈定制”，为AIoT、DSP、5G网络、汽车电子、人工智能等复杂芯片场景提供兼具性能与灵活性的解决方案。
