随着芯片设计复杂度呈爆发式增长——AI 加速器架构极其复杂、并行度高，DFT（可测试性设计）测试向量生成与功耗管理难度陡增；同时，在先进工艺下，多时钟域、多电源域、3D 封装等新挑战层出不欲望。然而，高端DFT专家人才的培养周期长，供给远远跟不上产业扩张的速度。
随着Agentic AI（智能体）技术向EDA 领域深度渗透，芯片研发正迎来从“传统 EDA 工具辅助”向 “智能体自主执行 + 工程师决策把控”的全新人机协同范式。
近日，广立微正式推出Agentic DFT可测试性设计智能体平台。
该平台深度融合了DFT 行业专家知识、EDA 工具链与海量工程实践数据，具备自然语言理解、自主路径规划、多工具灵活调度、结果主动输出与验证的完整工程推理能力。工程师只需使用自然语言下达指令，Agentic DFT即可自主完成从“问题诊断”到“验证交付”的端到端闭环流程，将工程师从繁杂重复的调试工作中解放出来，聚焦于架构创新与高价值决策。
自然语言交互，极低上手门槛
打破传统 EDA 工具复杂的脚本与命令行门槛，工程师直接使用业务语言指挥 EDA 工具链，实现“所想即所得”的智能调度。
端到端闭环，研发效率提升40%+
自动化覆盖DRC问题诊断与修复、测试向量仿真、测试覆盖率提升等核心环节，大幅缩短测试迭代周期。
全过程透明追溯，安全把控
平台提供可追溯的全流程日志、变更集（Change Set）与验证报告。采用“高危隔离”机制，所有关键设计改动均须由工程师确认审批，确保设计效率与芯片安全性兼得。
专家经验沉淀，全流程深度兼容
底层无缝兼容广立微全套DFT产品矩阵（JTAG、MBIST、ATPG、IJTAG、Silicon Vision 等），贯穿从IP设计、测试结构插入、覆盖率优化到经验沉淀复盘的全套DFT Flow。
案例场景
某电路设计中存在48个Reset Pin不可控类型的 Pre-DFT DRC违例；
传统模式
工程师通常需要花费16小时进行手动排查、分析与修改；
Agentic DFT表现
修复耗时：不到1小时（效率提升16倍）。修复效果：自动插入DFT控制MUX提供可控复位路径，违例修复覆盖率达100%。核心价值：大幅节省人力成本，显著缩短项目交付周期。
重新定义 DFT 研发效率边界
自主执行与闭环：大幅减少人工介入，实现端到端的自动化交付。
经验沉淀与复用：将专家级历史经验转化为智能体模型，降低对单点人才的依赖。
量化评估与加速：透明的修复效果量化评估，加速流片验证流程。Agentic DFT正打破传统EDA工具使用范式，通过Agentic AI构建专家级人机协同平台，助力芯片设计企业轻松应对先进工艺下愈发严苛的设计与测试挑战！
