2026年9月9日下午，先进材料创新发展大会在深圳国际会展中心隆重举行。作为2026 IICIE国际集成电路创新博览会特色分会，以“突破互连与散热极限——AI异质整合封装之关键材料”为主题，来自国际研究机构、高校、头部材料企业与封装企业的八位专家先后围绕化合物半导体、二维晶体管、混合键合、甲酸锡膏、先进焊料、聚合物封装材料、光掩膜版及低温铜混合键合等前沿方向展开研讨。
Victor Veliadis：硅封装已不够用，化合物半导体迎来窗口期
PowerAmerica执行董事兼CTO Victor Veliadis以视频形式带来《未来半导体材料的演进：化合物半导体如何赋能AI算力时代》的报告。他指出，硅随频率增加效率下降，碳化硅和氮化镓则在高频高功率区域具有优势，预计到2030年两者电源芯片将超过电源芯片市场的25%。AI数据中心功耗急剧上升，传统硅基架构效率约70%-80%，而800V直流架构可将效率提升至90%以上。
但效率提升的同时，封装技术也必须同步升级。他提醒，化合物半导体商业化仍面临成本高、缺陷密度高、可靠性担忧等障碍，需要双面冷却、低电感互连、更高导热率基板和散热器以及更好CTE匹配的封装材料。他直言：“硅封装技术对于需要高电压、高电流、高温和高频率的碳化硅/氮化镓器件来说已经不够用了。”
田禾：不跟传统路线，二维材料直接对标终极节点
清华大学集成电路学院长聘副教授、副所长田禾在《后摩尔时代二维晶体管工艺与集成技术》报告中指出，7nm和3nm制程栅长均停留在10nm，微缩墙和功耗墙同时出现。团队实现全球最小栅长晶体管，物理栅长0.34nm，同时实现全球最小忆阻器，利用石墨烯厚度定义栅长，不依赖先进光刻机，是中国自主知识产权的第一篇《自然》成果。
基于这一技术突破，田禾提出自主可控的亚纳米制程道路，直接对标最终节点，而非跟随传统硅基1nm技术路线。他的态度很明确：“与其跟随传统技术路线，不如通过二维材料直接对标最终节点，从落后直接研发先进技术，实现引领。”在这一路线下，二维晶体管CPU原型良率已达99%，功耗优于初代英特尔CPU，团队已做出首个二维互补最大规模计算机、全二维AI芯片、二维TPU芯片。
汤艾领：Pitch缩到10nm以下，铜混合键合绕不开
安集微电子科技（上海）股份有限公司产品经理汤艾领则带来《混合键合工艺介绍及安集电镀工艺解决方案》主题演讲。据介绍，混合键合应用主要集中在memory、3D、HBM，未来Pitch缩小到10nm以下时，传统ball无法满足要求，铜混合键合至关重要。混合键合优势在于降低堆叠厚度、提升互连密度，但挑战同样严峻：铜pad需完美填充无孔洞、界面处理、低温键合热预算控制。
其中，铜膨胀是低温键合热预算控制的关键难题。尺寸从500nm微缩到100nm时，铜膨胀发生很大变化，常规电镀铜工艺无法实现完整间隔，需选择亚稳态细晶粒铜。安集提供标准大马士革工艺和细晶粒铜两种方案，后者适用200℃低温键合。“未来良率控制上我们更倾向于细晶粒铜。如果你有低温需求，可以使用标准细晶粒铜在200℃条件下进行键合。”
海峰：甲酸锡膏让焊接后免清洗成为现实
深圳市晨日科技股份有限公司甲酸锡膏项目总监海峰在《从IGBT到SiC/GaN：甲酸锡膏与烧结浆料在AI高功率封装中的互连与散热突破》分享中指出，后道清洗成本占封装成本15%-20%，环保法规日益严格，免清洗焊料需求迫切。晨日甲酸锡膏为第三代锡膏技术，实现焊接后零残留、免清洗，满足车规级离子污染要求。
甲酸锡膏内部不含甲酸，而是利用甲酸还原性气氛在reflow时还原金属氧化物，生成二氧化碳和水等无害气体。甲酸锡膏可省掉后道清洗全部步骤，提高UPH。晨日自研甲酸真空回流焊设备空洞率可做到1%以下，UPH为腔体炉两倍以上。他总结道：“甲酸锡膏可免除所有清洗工艺相关成本，为客户实现最大程度降本增效。”
张瀚文：焊粉不是瓶颈，钢网和设备才是下一步
上海贺利氏工业技术材料有限公司全球产品经理张瀚文带来《从手机系统级封装到光模块封装：贺利氏先进封装细间距焊料助力高良率制造》主题分享。他介绍，手机SIP与光模块封装共同点是小型化，带来良率挑战。Welco锡膏采用专利dispersion原理，合金自动形成球形，无需过筛，分布均匀，氧化物极低，专注于T5以上焊粉。
在实际应用中，Welco 7号粉可刷90微米Pitch，连续印刷12小时无缺陷，回流后几乎无析出和空洞。抗飞溅实验显示，传统锡膏温度急升后爆炸式飞溅，Welco AP5112无飞溅。一次性印刷工艺可使虚焊、冷焊良率提高约600倍。2026年主推T8+ AP521系列，可完美印刷70微米Pitch。“我们的焊粉并不是限制因素，未来可能是印刷钢网和设备的问题，所以我们也会和这些厂商合作。”
朱朋莉：CPO元年将至，封装材料面临多重挑战
深圳先进电子材料国际创新研究院副院长朱朋莉在《聚合物基先进电子封装材料及在光电共封装应用》分享中介绍，AI算力芯片封装成本已占整个芯片成本甚至2/3以上，铜互连在带宽和传输上已逼近极限，需要光进铜退。CPO对比可插拔光模块可节省25%-30%功耗。业界将2026年作为CPO元年，Yole预测最早2028年、最晚2030年实现大规模市场爆发。
在这一趋势下，封装材料面临多重挑战：光学耦合胶需高固化收缩、透明度、折射率、打TG高温；器件散热和热管理非常挑战；聚合物材料需控制翘曲和应力；低损耗low loss聚合物材料要求。针对这些挑战，电子材料研究院临时键合材料覆盖国内90%以上算力芯片市场份额，“谁能在下一代硅光封装里实现商业化主导，有可能洗牌整个国际在下一代集成电路领域的优势。”
陶飞：掩膜版国产化率不足20%，先抓住28nm以上最大量市场
全球掩膜板市场2025年约60亿美元，中国市场23亿美元，在半导体材料中排名第三，占前道材料13%，横跨设计、制造、封测全产业链。深圳清溢微电子有限公司副总经理陶飞在《中高端半导体光掩膜版发展展望》分享中指出，掩膜板精度决定芯片精度，要求零缺陷，发展经历BIM、OPC、PSM到EUV四代。
不过，掩膜板市场国产化率不到20%，主要面临四大挑战：上游产业链严重依赖进口；中低端市场竞争加剧；高节点人才稀缺；晶圆厂认证周期长。面对这一局面，陶飞的策略很务实：“国内70%-80%的芯片是28nm以上的芯片，我们先抓住这个最大量的市场。”据介绍，清溢光电佛山厂2025年投资35亿，已实现40和50nm产品出货，2027年将进行28nm产品量产。
周雍涵：混合铜兼顾低温活性与常温稳定
香港城市大学博士周雍涵带来《突破高密度互连热预算瓶颈：低温Cu/SiO₂混合键合材料与工艺验证》主题演讲。他指出，AI瓶颈在于带宽不足，HBM采用TSV及微凸点方式堆叠DRAM。继续缩短互连距离、提升堆叠高度和IO密度，需放弃焊料凸点，采用混合键合。混合键合最关键瓶颈是铜互连热预算，传统粗晶材料典型温度高于300℃、时间超过60分钟，导致温敏器件性能退化、晶圆翘曲。
针对这一矛盾，团队设计出混合铜——纳米晶与纳米孪晶复合物，仅需200℃、2MPa、30分钟即可完成键合，拉伸强度达1GPa以上。8英寸晶圆验证总有效导通率88.2%，接触电阻达10^-9级别。“混合铜既继承了纳米晶在高温下极高的原子活性，同时也继承了纳米孪晶在常温下储存的稳定性，可以在低热预算情况下形成互连结构。”
结语
本次分会系统覆盖了AI异质整合封装互连与散热的核心环节。各位演讲人一致认为，AI算力时代对封装材料提出了更高要求：更高功率密度、更高频率、更高互连密度、更低热预算、更高可靠性。材料创新、结构优化、设备工艺升级需要协同推进，才能突破互连与散热极限，支撑AI异质整合封装的产业化落地。
