随着人工智能（AI）和高性能计算（HPC）系统规模不断扩大，内存带宽逐步成为制约系统性能提升的关键因素 。更大规模的模型、更高的计算密度，以及日益复杂的 Multi-Die 设计，都对内存接口提出了更高要求——不仅需要提供极高的带宽，还必须在功耗和信号完整性方面保持严格控制。高带宽内存（HBM）依然是满足这些需求的核心技术，而向 HBM4 的演进则标志着行业迈入一个新的发展阶段。
新思科技率先实现全球首个 HBM4 IP 测试芯片验证，在 9.2Gbps 速率下获得了宽裕且清晰的眼图。这一成果不仅代表着首次流片验证成功，更实现了 HBM4 逻辑 IP 与 HBM 存储芯片之间的端到端互操作性验证，为 HBM4 生态系统迈向量产就绪提供了有力证明。
目前，多家客户已经开始采用新思科技 HBM4 IP 解决方案。随着 AI 工作负载持续推动对带宽、功耗效率和系统扩展性的更高要求，市场对于经过硅验证的 HBM4 IP 的需求也在迅速增长。
01 超越首次流片验证：打通从 IP 到系统的完整验证链路
对于先进内存接口而言，仅仅完成首次流片（First Silicon）并不足以消除设计风险。真正的量产就绪，需要在整个系统层面完成验证，覆盖控制器（Controller）、PHY、先进封装、硅中介层（Interposer），以及来自存储厂商的 HBM 器件等关键环节。
此次 HBM4 IP 测试芯片已成功与 HBM 存储芯片完成互连验证，在产品开发早期便实现了功能和电气层面的互操作性确认。这意味着，验证的范围不仅覆盖 PHY 本身，还包括接口架构设计、信号传输方案以及与真实 HBM DRAM 的兼容性。
从测试芯片获取的眼图结果显示，系统在 9.2Gbps 速率下实现了稳定可靠的运行。该速率对应当前集成到测试平台中的 HBM DRAM 所支持的最高数据传输速率。值得一提的是，虽然本次验证基于现阶段的 HBM 存储器件完成，但新思科技 HBM4 IP 在架构设计上已支持最高 12Gbps 的数据传输速率，可满足未来更高性能 HBM 产品的发展需求。
电子书下载
《AI加速器架构深度解析——面向下一代AI芯片的关键IP解决方案》
02 HBM4 速率下的信号完整性验证
在 HBM4 这样的超高速传输速率下，信号质量面临传输通道损耗、串扰、时序不确定性以及电源噪声等多重挑战，尤其是在高密度互连和先进封装环境中，系统设计裕量面临更加严峻的挑战。
此次测试结果显示，在 9.2Gbps 速率下，HBM4 接口仍能保持充足的眼图裕量和优异的信号完整性:
发射端和接收端架构能够在超高数据速率下保持稳定运行；
时钟同步与时序恢复机制表现可靠；
接口方案能够与现有硅中介层（Interposer）技术良好协同。
对于 SoC 架构师和系统设计人员而言，这种经过硅验证的信号完整性表现，能够有效降低下一代 AI 加速器和 HPC 平台开发过程中的设计风险和不确定性。
03 先进 3 纳米工艺验证，为下一代 AI 芯片做好准备
HBM4 IP 测试芯片采用先进的 3 纳米工艺制造，这也反映出一个行业趋势：下一代存储接口技术必须与最先进的计算工艺节点同步演进。随着制程不断向更先进节点推进，设计人员需要应对模拟性能优化、器件参数波动以及功耗控制等方面更加严峻的挑战。
此次基于 3 纳米工艺完成的 HBM4 验证表明，新思科技 HBM4 IP 不仅符合 HBM4 标准规范要求，而且已经具备在未来高性能计算平台所采用先进工艺节点上的实际落地能力。对于正在开发下一代 GPU、AI 加速器以及高端处理器的芯片厂商而言，这意味着相关 IP 能够更顺利地融入先进制程设计流程，降低项目开发风险。
这一早期硅验证成果尤为重要。随着 HBM4 持续提升单引脚带宽，同时对功耗效率提出更严格要求，提前验证 IP 在先进工艺上的性能和可制造性，将有助于客户加速产品开发进程，并更有信心地推进下一代 AI 和 HPC 系统设计。
04 支持 Multi-Die 设计
HBM4 在架构设计之初便针对 Multi-Die 系统进行了优化，可通过先进封装技术将计算单元、存储器和专用加速器等不同功能芯粒集成在同一封装内。随着传统单芯片（Monolithic）扩展模式的成本和技术挑战日益增加，Multi-Die 设计正迅速成为 AI 和 HPC 系统的主流架构选择。
此次 HBM4 IP 测试芯片的成功验证，进一步证明了该 IP 已具备支持下一代 Multi-Die 系统设计的能力。通过在开发早期完成与 HBM 存储器的互操作性验证，设计团队能够更有信心地推进基于高带宽内存的系统架构开发，充分利用硅中介层（Interposer）和复杂先进封装技术实现计算与存储资源的高效整合。
05 从设计到量产，全流程降低开发风险
内存接口位于芯片设计生态的核心交汇点，涉及逻辑设计、存储器技术、先进封装以及系统架构等多个环节。任何一个环节在后期出现问题，都可能导致项目延期、成本增加，甚至需要重新流片。
凭借已经完成硅验证、并与真实 HBM 存储器成功实现互操作的 HBM4 IP，新思科技可帮助客户在项目开发早期降低不确定性，加快产品导入进程：
更早启动系统架构规划和性能评估；
减少对后期问题调试和重新流片（Respin）的依赖；
提前开展硅中介层（Interposer）设计与优化工作；
缩短从流片（Tape-out）到量产（Production）的整体开发周期。
06 生态协同，加速 HBM4 规模化应用
这一重要里程碑的实现，离不开新思科技 IP 开发团队与存储器合作伙伴之间的紧密协作。对于 HBM4 这样面向超高带宽、超高集成度的新一代接口标准而言，产业链各环节在开发早期达成协同和验证共识至关重要。
此次成功验证不仅展示了 HBM4 IP 与存储器件之间的良好兼容性，也凸显了早期硅验证和产业生态合作在推动新技术成熟过程中的重要价值。通过与合作伙伴共同开展接口验证和互操作性测试，行业能够更早发现并解决潜在问题，加速 HBM4 生态的完善与落地应用。
07 展望未来
AI 时代的竞争，本质上也是数据处理能力和内存带宽的竞争。
随着大模型、AI 加速器和 Multi-Die 架构快速发展，HBM4 正成为支撑下一代计算平台的重要基础设施。
通过全球首个 HBM4 IP 测试芯片验证，新思科技不仅展示了 HBM4 IP 的技术成熟度，也为产业生态提供了更早的设计验证基础。从先进工艺到系统级互操作性验证，从信号完整性到 Multi-Die 集成支持，新思科技正在帮助客户更快将下一代 AI 与 HPC 产品推向市场。
面向未来，新思科技 HBM4 IP 将持续赋能高性能计算创新，为 AI 时代不断攀升的带宽需求提供坚实支撑。
