我院智能计算芯片团队在DAC 2026发表类脑计算自动化设计研究成果
2026年7月26日至29日在美国加利福尼亚州长滩举行的第63届ACM/IEEE Design Automation Conference（DAC 2026）上，我院虞志益教授、肖山林副教授团队发表类脑计算自动化设计研究成果。发表论文题目为：ACE-NAS: A Zero-Cost NAS Framework for Co-Design of Architecture and Encoding in Spiking Neural Networks。我院研一学生覃铭宇为论文第一作者，肖山林副教授为论文通讯作者。该工作获得国家自然科学基金重点项目和广东省重点研发计划项目的支持。
DAC始于1964年，由美国计算机协会（ACM）和电气与电子工程师协会（IEEE）联合主办，是电子设计自动化和芯片设计领域历史最悠久、影响力最大的国际学术会议之一，也是EDA领域唯一的CCF-A类会议。
类脑计算旨在借鉴生物神经系统的信息处理机制，实现低功耗、低延迟的智能计算。脉冲神经网络（Spiking Neural Network，SNN）是类脑计算的重要模型，通过稀疏脉冲表示和传递信息，适合采用事件驱动方式执行。SNN的性能不仅取决于网络结构，也与神经编码方式密切相关。现有SNN神经网络架构搜索方法通常只优化网络结构，并采用人工设定的固定编码方式，难以充分探索结构与编码相互耦合的设计空间。
图1 ACE-NAS中脉冲神经网络的神经编码搜索空间
针对这一问题，团队提出ACE-NAS，即首个面向SNN网络结构与神经编码协同设计的零成本架构搜索框架。这里的零成本是指无需对每个候选网络进行完整训练。ACE-NAS将网络拓扑和分层编码方式共同纳入搜索空间，可根据不同层级的功能，在频率编码（Rate）、突发编码（Burst）和首次脉冲时间编码（TTFS）等机制之间进行异构配置，减少对人工经验的依赖。该框架提出编码评估指标Jacob_cov，在无需训练候选网络的情况下评估不同编码方式的时序信息表征能力，并结合结构评估指标ZiCo和作为动态能耗代理的初始脉冲数量，通过多目标进化搜索获得兼顾网络性能与脉冲开销的设计方案。
实验结果表明，ACE-NAS在CIFAR-10上取得92.95%的分类准确率。在Tiny-ImageNet-200上，相较AutoSNN，其准确率由46.79%提升至53.29%，脉冲数量由680K降低至269K。在CIFAR-10上完成一次完整搜索约需1个GPU小时，相较AutoSNN加速约7倍；相较需要训练候选网络的传统NAS方法，搜索时间降低两个数量级以上。
该研究将神经编码机制纳入SNN架构搜索过程，推动SNN自动化设计由单一的网络结构搜索拓展至结构与编码协同搜索，为高精度、低脉冲、硬件友好的SNN自动化设计提供了新的技术路径，并为SNN在端侧智能和类脑计算芯片中的高效部署提供方法支撑。
