2026国际射频集成电路大会（IEEE RFIC Symposium）于2026年6月7日至9日在美国波士顿举行。我院胡诣哲教授课题组三篇论文入选大会，其中一篇获最佳学生论文提名（Best Student Paper Finalists）。研究成果涵盖下一代调相连续波（PMCW）4D毫米波雷达发射机芯片、高性能W波段低噪声放大器芯片以及无需校准、宽覆盖范围、低闪烁相噪数控振荡器（DCO）芯片等方向。IEEE RFIC Symposium是射频集成电路领域最具国际影响力的学术会议之一，聚焦射频与高速集成电路及系统芯片前沿技术。此次三篇论文入选，体现了学院在智能感知、车载雷达和高性能通信系统芯片方向的创新能力和国际学术影响力。
论文一：下一代PMCW雷达的高效率数字发射机芯片（最佳学生论文提名）
面向下一代智能驾驶4D毫米波PMCW雷达中高效率发射机芯片需求，研究团队提出了一种基于环形行波振荡器（RTWO）的PMCW雷达数字发射机架构。该架构将边沿合成上变频器嵌入 RTWO，实现四倍频与 PMCW调制一体化，避免使用毫米波本振缓冲器；同时利用基于电荷舵采样的全数字锁相环（CSS-ADPLL），在电荷域实现通道级相位控制，为可扩展 PMCW 雷达阵列提供了低开销相移方案。芯片采用22 nm CMOS 工艺实现，核心面积仅为 0.144 mm²，峰值输出功率达到18 dBm，最高发射效率达到 14.9%，相移步进为 409.7 fs（2.8°），均方根相位误差为 55.6 fs（0.38°），在输出功率、效率和集成密度等方面表现优异。相关成果以“A W-Band RTWO-Based Digital Transmitter for PMCW Radar Achieving 14.9% Efficiency” 为题入选 RFIC 2026，并获得最佳学生论文提名。论文第一作者为我院博士生杨绍琦，胡诣哲教授和楼立恒副研究员任通讯作者。
图1. 提出的PMCW雷达发射机架构和芯片图
图2. 我院博士生杨绍琦在大会现场作报告（获最佳学生论文提名）
论文二：基于交叉耦合噪声抵消的W波段的3.36dB NF低噪声放大器芯片
针对 W 波段雷达接收机前端中低噪声、高增益和输入匹配难以兼顾的问题，研究团队提出了一种交叉耦合噪声抵消（Cross-Coupled Noise Cancellation）低噪声放大器芯片，并结合低损耗 1∶1 变压器输入匹配网络，在降低输入匹配损耗的同时增强有效跨导，实现了增益提升与噪声抑制的协同优化。该芯片采用 22 nm CMOS 工艺实现，在 77.3 GHz 处获得 26.2 dB 峰值增益，在 76 GHz 处实现 3.36 dB 最小噪声系数，功耗仅为 18.6 mW，覆盖 76～79 GHz 车载雷达频段，达到同类 bulk CMOS W 波段低噪声放大器的先进水平。相关成果以 “A 77.3-GHz 3.36-dB NF LNA With Cross-Coupled Noise Cancellation and Low-Loss Input Matching Transformer in 22-nm CMOS” 为题入选 RFIC 2026。论文第一作者为我院博士生邓俊程，胡诣哲教授和楼立恒副研究员任通讯作者。
图3. 提出的交叉耦合噪声抵消低噪声放大器架构和芯片图
图4. 我院博士生邓俊程在大会作现场报告
论文三：无额外校准、宽调谐、低闪烁相噪的196-dB FoM双模 DCO 芯片
针对先进 CMOS 工艺下振荡器宽调谐范围与高优值（FoM）及闪烁相位噪声抑制难以兼顾的问题，研究团队提出了一种基于多抽头三匝电感的八核双模式数字控制振荡器（DCO）。该多抽头谐振结构能够提供近似三倍且与振荡频率无关的无源电压增益并进而减小导通角，实现宽频段内无需校准的闪烁相位噪声抑制和FoM优化；同时结合栅极相互连接的多核耦合方式将振荡器结构拓展至八核双模，进一步降低振荡器相位噪声并增大调谐范围。芯片采用 22 nm CMOS 工艺实现，调谐范围覆盖 5.56～9.09 GHz，相对带宽达到 48%；在10 MHz频偏处，该DCO在低频模式和高频模式下分别实现最低-150.2 dBc/Hz和-145.3 dBc/Hz的相位噪声，并在全调谐范围内保持-150.2至-145.3 dBc/Hz的优异10 MHz频偏相噪表现；对应FoM达到195.7-192.5 dBc/Hz，体现出多抽头三匝电感结构在提升谐振腔品质因数和抑制相位噪声方面的有效性。1/f³ 相位噪声拐角低至 100～290 kHz，展现出面向高性能频率综合器和通信系统本振的应用潜力。相关成果以 “A 5.56–9.09 GHz Octa-Core Dual-Mode DCO Based on Multi-Tap Three-Turn Inductor Achieving 195.7 dBc/Hz FoM and Wideband Flicker PN Suppression” 为题入选 RFIC 2026。论文第一作者为我院博士生翁杰希，胡诣哲教授任通讯作者。
图5. 提出的宽调谐范围、低闪烁相噪的无需额外校准DCO架构和芯片图
图6. 我院博士生翁杰希在大会作现场报告
（集成电路学院）
