5月27-28日，在爱集微与IC50委员会联合主办的全球半导体分析师论坛上，美国咨询机构TechSearch CEO Jan Vardeman发表了题为《数据中心浪潮下先进封装的机遇与挑战：驱动因素与技术瓶颈》的演讲。
Jan Vardeman指出，AI训练与推理需求正持续驱动先进封装市场增长，但增速将逐步放缓。行业当前呈现出“出货量低速增长、营收高速爆发”的量价背离特征，短期受制于上游材料与中介层产能瓶颈，长期则面临超高功耗、散热与电力供应的结构性挑战。而3D混合键合、RDL桥接与光电共封装，正是突破这些困局的三大核心技术路径。
AI硬件刚需驱动，先进封装拉升行业营收
当前，全球AI数据中心已进入规模化扩张周期。大量政企及工业机构因无力承担自研大模型与自建算力集群的高昂成本，转而采购公有云的AI推理与训练算力。算力落地场景正全面铺开，覆盖5G智能工厂、医疗影像研判、军用算力、超高清流媒体及企业数字化运营等多个领域。
在供给端，全球头部云厂商纷纷加码算力基建，包括亚马逊AWS、微软Azure、谷歌云、Meta、阿里云、腾讯、字节跳动与甲骨文在内，全球算力正走向集中化部署，直接拉动AI服务器与AI加速芯片订单的爆发式增长。
这一轮AI超级周期已深刻改写半导体行业的增长节奏。此前行业普遍预判全球半导体营收突破1万亿美元将延后数年，但在AI高价硬件的拉动下，该目标预计可在2026年内提前达成。据高德纳测算，2026年全球AI服务器及硬件基础设施支出将达到1.37万亿美元；包含软件与配套服务在内的AI全链路支出同比增长44%，基础设施支出成为增长的核心支柱。
聚焦封装细分市场，AI算力封装展现出极强的特殊性：出货量极小，但单体价值极高。2025年，全球AI训练与推理芯片的先进封装出货量仅为1260万颗，预计到2030年将增长至2350万颗，五年规模近乎翻倍，但出货增速相对平缓。然而，单颗算力封装产品的售价高达3.5至4万美元，高昂的单价正推动封装营收实现指数级增长。
从市场格局来看，英伟达依旧占据AI训练与推理封装的最大市场份额，但垄断格局正逐步松动。谷歌TPU凭借高能效路线抢占细分市场；亚马逊、微软也在自研ASIC算力芯片及其配套封装；国内厂商亦积极入局算力封装赛道，多方参与进一步抬高了行业整体需求。
从产品形态迭代看，HBM显存的堆叠数量持续增加，直接倒逼封装尺寸不断扩大。目前主流及下一代产品的尺寸已全面突破传统上限：亚马逊Trainium2达到87.5×72.5mm，AMD MI350为75.4×72mm，英伟达Blackwell为70×76mm，而博通5×DSiP与英伟达Rubin更是达到100×100mm。封装尺寸的持续扩容，背后是单颗芯片搭载HBM堆栈数量的不断提升。
产能材料短缺与功耗散热危机并存
在高速增长的背景下，先进封装产业也正面临严峻的供给瓶颈与能耗挑战。
当前最直接的瓶颈来自台积电CoWoS系列产能的供不应求。无论是CoWoS-S硅中介层，还是CoWoS-L的RDL桥接，产能缺口均在持续扩大，行业扩产进度远落后于算力芯片的迭代速度。配套细分材料同样陷入短缺：RDL重布线材料因前期投资不足，短期难以填补供给缺口；积层基板所需的核心玻纤材料——日东纺T-glass产能紧张，由Resonac、松下供应的高端基板同样缺货。
短缺效应正沿着产业链向下传导：AI服务器所需的高层数PCB、高频高速传输树脂及覆铜板全面缺货。与此同时，存储厂商将产能向高毛利HBM倾斜，压缩了普通DDR与NAND的供给，这不仅加剧了AI芯片的交付压力，也导致PC与智能手机领域的消费级内存与SSD出现涨价缺货，形成跨行业的供需挤压。
随着封装尺寸的扩大，工艺良率风险也日益凸显。超大尺寸硅中介层极易出现晶圆翘曲。以AMD MI300为例，其硅中介层曝光尺寸已超出台积电常规上限33倍，集成5nm CPU/GPU芯粒堆叠与8组12层HBM3E，超大尺寸结构极易引发对位偏移与形变，直接拉低量产良率。后续AMD MI455与英伟达Rubin Ultra均将改用RDL桥接结构替代硅中介层，以缓解翘曲问题。
与此同时，新一代异构集成算力芯片的功耗已突破行业承载极限。英伟达Grace Blackwell超级芯片整体功耗高达2700W，包含两颗1200W GPU与一颗300W ARM CPU；下一代Grace 300配套GPU的单芯功耗更将达到1400W。传统风冷方案已完全无法适配。
从电力层面看，2025至2030年，全球将新增近100吉瓦的数据中心电力负荷，算力相关电力消耗近乎翻倍，现有能耗模式难以为继。数据中心冷却耗电已占总用电量的25%至40%，液冷成为唯一的破局方案。采用无散热片的冷板式液冷，可降低机房用电量27%、场地总能耗15.5%。未来算力数据中心将全面向液冷方案切换。
三大核心技术，破解算力封装长期瓶颈
面对上述挑战，三项关键技术正成为突破算力封装长期瓶颈的核心路径。
台积电SoIC 3D混合键合：作为当前主流的芯粒互联方案，SoIC能够实现6微米级的极细引脚间距，使点对点互联距离近乎归零。相比传统凸点键合，其信号完整性与电源完整性大幅提升，功耗效率显著优化。目前AMD MI300、MI325、MI350与MI400全系列均已采用该工艺，行业通用设计逻辑是将逻辑芯粒置于顶层，通过背面硅通路对接散热器，以优化内部散热路径。
CoWoS-L RDL嵌入式桥接：该方案旨在替代高成本、高翘曲风险的CoWoS-S硅中介层，依靠嵌入式RDL桥接实现芯粒互联，无需大面积硅基底。该技术适配英伟达Blackwell、Rubin及下一代HBM4平台。其中，Rubin Ultra将搭载12组8层HBM4E，配合5.5倍曝光中介层，基板尺寸达到100×100mm。
Coupe光电共封装：该技术以光子互联替代传统铜导线，解决了电气传输的功耗上限。台积电Coupe通过混合键合将光子芯片与电芯片异构集成，并与ASIC封装在同一基板上。相比传统可插拔光模块，单端口功耗从30W降至9W，能耗优化3.5倍；信号损耗降至4分贝，激光功耗降低40%，带宽提升25%。该技术预计于2026年内实现规模化落地，英伟达光电交换机已率先完成验证。
总体来看，AI算力封装长期增长确定性不变，但自2027年起增速将温和放缓。短期行业核心矛盾集中在CoWoS、基板与RDL材料的产能短缺，这一问题将持续挤压消费电子供应链；中长期矛盾则在于超高功耗、电力供给与散热改造。未来行业竞争将不再单纯比拼产能，而是围绕大尺寸封装翘曲材料、低功耗I/O互联、液冷配套及光电异构集成四大方向展开持续技术迭代。
Jan Vardeman的演讲视频内容，现已上传至“集微VIP频道-视频栏目”。
在技术快速迭代、全球竞争格局瞬息万变的时代，拥有系统、权威、前瞻的信息来源是做出正确决策的前提。集微VIP频道已收录超十万份深度行业报告，并以每周新增千篇的速度持续更新，全方位助力用户把握行业机遇、做出科学决策。此外，集微VIP频道还整合了Agent服务平台、资讯服务、舆情监测、企业洞察、知产交易、集微报告等一站式服务。
集微VIP坚持“信息普惠”原则，会员一次订阅即可访问全平台内容，无二次收费，无分级限制。
限时会员通道现已开启，为您的专业决策注入持续动能：
- 首月体验价仅需9.9元，以最低成本，超值体验完整服务。
- 月卡19.9元，灵活应对短期、高强度的信息需求。
- 季卡54.9元，以稳定的节奏，持续把握产业脉搏。
- 年卡199元，是长期主义者最具性价比的智囊伙伴。
