10 月 30 日，长鑫科技在第三季度业绩交流会中表示，在4F²垂直沟道DRAM架构取得关键突破的基础之上，第六代工艺技术平台已完成工程样片的验证。此前长鑫曾在学术论坛上介绍4F²架构进展，此次是长鑫首次宣布第六代工艺技术平台是基于4F²架构。
按照产业实践，工程样片验证完成意味着该平台核心性能指标已在真实晶圆上达到设计预期，在客户端完成验证后可进入规模量产阶段。此前长鑫在公开演讲中表示，预计年底将面向应用难度最高的领域之一-服务器领域，推出融合4F²先进技术的新一代DDR5 RDIMM产品。
就公开披露的进度而言，长鑫在 4F² 工程化推进上处于全球前列：三星、SK 海力士均已将 4F² 列为 10nm 级以下的关键方向，长鑫率先完成了工程样片验证；如后续进展顺利，长鑫有望成为全球首个落地 4F²的企业。
4F² 被视为破解 DRAM 单元微缩瓶颈、迈向 3D DRAM 的关键路径。DRAM 技术演进始终围绕密度提升——在同样大小的晶圆上集成更多单元，摊薄单位比特成本。但进入 10nm 级后，原有 6F² 已难以为继，逼近物理极限。IEEE 国际器件与系统路线图（IRDS）明确指出：当半间距微缩日趋困难时，“从 6F² 向 4F² 单元的转型是维持成本趋势最有前景的路径”。
4F² 单元面积为 2F×2F（F 为光刻技术可实现的最小线宽或间距），约为主流 6F² 单元的三分之二，已成为全球主要存储厂商的共同选择。SK 海力士已将 4F² 垂直栅（VG）平台与 3D DRAM 并列为两大技术支柱，三星在 ISSCC 2026 发表 10nm 级 4F² 论文，其 CTO 今年 10 月公开确认也在研发；业内亦视 4F² 为通往 3D DRAM 的必经阶段。
长鑫 4F² 架构的核心是自研 VSG（Vertical Surrounding Gate，垂直包围栅）晶体管。其垂直包围沟道结构栅控更强，可缓解短沟道效应与漏电；架构层面，该方案将 DRAM 与 CMOS 的制造工艺解耦，再通过晶圆级混合键合实现高速互联，使逻辑性能与存储密度、可靠性得以分别优化。
长鑫 4F² 架构的首代产品定为 DDR5 RDIMM，面向落地难度最高的服务器市场。与消费级内存追求"跑得快"不同，服务器内存追求"一直跑、不出错、在哪里都能跑"：必须支持 7×24 小时不间断运行、经受带电热插拔的电压冲击，与不同厂商、不同代际的 CPU 和主板完成数百项兼容性测试，并确保高速信号在较长的模组走线上不衰减、不误码。
长鑫在技术研发领域持续保持高强度投入：自成立起即启动 4F² 的研究与专利布局，公开专利族超 300 件；自 2019 年起自研混合键合技术，专利数量位居全球前十；2026 年前三季度，公司研发投入 110.71 亿元，同比增长约 73.03%。
