台积电将制造两倍于当今最大芯片尺寸的大型芯片,功率数千瓦

来源:爱集微 #台积电# #CoWoS#
1w

你认为AMD的Instinct MI300X和英伟达的B200 GPU很大吗?台积电近期在北美技术研讨会上宣布,该公司正在开发CoWoS封装技术的新版本,该技术将使系统级封装(SiP)的尺寸增大两倍以上。代工厂预计,这些将使用120x120毫米的巨大封装,并消耗数千瓦的功率。

最新版本的CoWoS允许台积电制造比光掩模(或掩模版,858平方毫米)尺寸大约3.3倍的硅中介层。 因此,逻辑、8个HBM3/HBM3E内存堆栈、I/O和其他小芯片(Chiplet)最多可占用2831平方毫米。最大基板尺寸为80×80毫米。AMD的Instinct MI300X和英伟达的B200都使用这种技术,尽管英伟达的B200芯片比AMD的MI300X更大。

下一代CoWoS_L将于2026年投入生产,将能够实现约5.5倍掩模版尺寸的中介层(这可能不如去年宣布的6倍掩模版尺寸那么令人印象深刻)。这意味着4719平方毫米将可用于逻辑、最多12个HBM内存堆栈和其他小芯片。此类SiP还需要更大的基板,根据台积电的幻灯片,正在考虑100x100 毫米。因此,此类芯片将无法使用OAM模块。

台积电不会就此止步:到2027年,它将拥有CoWoS技术的新版本,该技术将使中介层的尺寸达到光罩尺寸的8倍或更多倍,这将为Chiplet提供6864平方毫米的空间。台积电设想的其中一种设计依赖于四个堆叠式集成系统芯片 (SoIC),与12个HBM4内存堆栈和额外的I/O芯片相配合。这样一个庞然大物肯定会消耗巨大的功率——这里讨论的是数千瓦,并且需要非常复杂的冷却技术。台积电还预计此类解决方案将使用120x120毫米基板。

有趣的是,今年早些时候,博通展示了一款定制AI芯片,具有两个逻辑芯片和12个HBM内存堆栈。 我们没有这款产品的具体规格,但它看起来比AMD的Instinct MI300X和英伟达的B200更大,尽管没有台积电2027年计划的那么大。

责编: 赵月
来源:爱集微 #台积电# #CoWoS#
THE END

*此内容为集微网原创,著作权归集微网所有,爱集微,爱原创

关闭
加载

PDF 加载中...