南方科技大学微电子学院团队在JSSC和VLSI Symposium上发表多篇学术成果

近日，南方科技大学深港微电子学院潘权团队在高速有线芯片设计领域取得一系列重要进展。相关成果以“A 2×56 Gb/s 0.78-pJ/b PAM-4 Crosstalk Cancellation Receiver With Active Crosstalk Extraction Technique in 28-nm CMOS”[1]为题发表在集成电路设计领域顶级期刊《固态电路杂志》(IEEE Journal of Solid-State Circuits, JSSC)上；2020级博士生钟立平是论文的第一作者，深港微电子学院潘权教授为论文的唯一通讯作者，南方科技大学深港微电子学院为论文的唯一单位，该论文得到了国家自然科学基金和国家重点研发计划经费的支持。

另外两篇会议论文：论文2“A 2×56 Gb/s Single-Ended Orthogonal PAM-7 Transceiver with Encoder-Based Channel-Independent Crosstalk Cancellation in 28-nm CMOS”[2]和论文3“A 2×112 Gb/s 0.34 pJ/b/lane Single-Ended PAM4 Receiver with Multi-Order Crosstalk Cancellation and Signal Reutilization Technique in 28-nm CMOS”[3]皆被集成电路设计领域顶级会议2024 Symposium on VLSI Technology and Circuits（VLSI Symposium）接收。该论文2第一作者为2021级博士生程旭旭，论文3第一作者为2020级博士生钟立平，潘权教授为两篇论文的唯一通讯作者，南科大深港微电子学院为上述论文的唯一单位，两篇论文都得到了国家自然科学基金和国家重点研发计划经费的支持。

2×56 Gb/s 0.78pJ/b单端四电平脉冲幅度调制串扰消除接收器[1]

在云计算和人工智能应用中，需要高性能数据中心来处理和交换海量数据集。数据中心对带宽日益增长的需求推动有线收发器提高数据传输速率。然而，收发机的数据传输速率受到面积和功耗的限制。尽管之前的研究已经探索了在先进CMOS技术中实现224 Gb/s四电平脉冲幅度调制（PAM-4）基于数字信号处理器（DSP）的发射器和接收器的可行性，但在信道为31 dB奈奎斯特损耗的情况下，其功耗超过820 mW/lane。由于信道损耗随频率呈指数增长，这给DSP带来了巨大的均衡压力。因此，高互连损耗和功耗限制了其在长距离、高数据速率场景中的应用。IEEE 802.3 Beyond 400 Gb/s以太网研究小组一直在讨论如何在I/O端口和带宽有限的情况下将数据传输速率提高到200 Gb/s以上。单端多输入多输出（MIMO）方案有望解决这些问题。如图1所示，单端多输入多输出（MIMO）方案通过在一个差分或类差分通道上传输两个单端信号，同时提高了I/O效率和数据吞吐量。这项研究提出了一种单端MIMO PAM-4串扰消除和信号再利用（XTCR）中距（MR）背板RX，通过一对差分通道实现了2×56 Gb/s的数据传输。

图1.单端多输入多输出串扰消除接收机芯片

图2. (a) 芯片照片及功耗分布；(b) 芯片眼图测试结果; (c)芯片误码率测试结果

2×56 Gb/s单端正交七电平脉冲幅度调制串扰消除收发机[2]

有线通信对数据速率的需求不断增长，加速了采用各种信令方案的高通量解决方案的开发。其中，单端多输入多输出（SE-MIMO）方案已成为一个有吸引力的选择。通过在传统的差分链路上传输两个单端PAM-4信号可以使吞吐量翻倍，放松对无源链路的要求。然而，单端PAM-4信号对紧密耦合信道中的串扰高度敏感，PAM-4 信令的串扰消除（XTC） 仍然具有挑战性。传统串扰消除技术在消除串扰时，存在对信道依赖性或分辨率有限的问题。因此，PAM-4信令需要精心设计的XTC方案来适应SE-MIMO场景。基于编码器的串扰消除（EB-XTC）方案将两路不相关的信号转换为两个正交信号，以实现无信道依赖性的串扰。然而，当EB-XTC应用于PAM-4信号时，通道中传输的信号电压电平数量会增加，因此需要优化输出信号的线性度和信噪比（SNR）。本文提出一种2×56 Gb/s单端收发器（TRX），该收发器在PAM-4信号上采用EB-XTC方案合成正交PAM-7信号，从而实现与通道无关的无串扰链路。

图3. (a) 芯片照片；(b) 芯片眼图测试结果

2×112 Gb/s 0.34pJ/b单端四电平脉冲幅度调制串扰消除接收器[3]

对高性能数据中心日益增长的需求推动有线背板收发器（TRX）实现更高的数据传输速率，最高可达224 Gb/s。实现这一目标的一个可行方案是在一对差分线路上采用两个单端信号。然而，由于串扰，特别是中长距离背板链路中连接器和封装产生的远端串扰（FEXT），单端TRX面临着巨大的挑战。先前的串扰消除（XTC）工作消除了FEXT。然而，最高接收器（RX）数据速率仅为50 Gb/s/lane。在更高的数据速率下，XTC TRX面临着严峻的挑战。首先，随着频率的增加，FEXT模型与实际FEXT行为之间存在偏差。因此，基于先前FEXT模型的传统XTC方案无法完全消除FEXT。此外，随着工作频率的飙升，TRX会出现严重的符号间干扰（ISI）噪声。严重的ISI噪声带来的过高均衡要求导致功耗和电路复杂性的增加。本文提出了一个准确的FEXT模型，以揭示高频率下错综复杂的FEXT 行为。利用该模型，提出了新型串扰消除和信号再利用技术，以消除严重的FEXT，并提供额外的提升来补偿信道插入损耗（IL）。该单端串扰消除和信号再利用PAM4 接收机采用28-nm CMOS实现了高达2×112 Gb/s的工作速率，功率效率为0.34 pJ/b。

图4. (a) 芯片照片及功耗分布；(b)芯片误码率测试结果

论文信息：

[1] L. Zhong, H. Wu, W. Wu, C. Wang, W. Xiao, W. Wang, X. Luo, Y. Zhang, D. Xu, T. Fan, Z. Li, X. Cheng, and Q. Pan*, "A 2×56 Gb/s 0.78 pJ/b PAM-4 Crosstalk Cancellation Receiver With Active Crosstalk Extraction Technique in 28-nm CMOS," IEEE Journal of Solid-State Circuits, 2024, Early Access. https://ieeexplore.ieee.org/document/10500691

[2] X. Cheng, H. Wu, L. Zhong, W. Wu, and Q. Pan*, "A 2×56 Gb/s Single-Ended Orthogonal PAM-7 Transceiver with Encoder-Based Channel-Independent Crosstalk Cancellation in 28-nm CMOS," in IEEE Symp. VLSI Circuits, Hawaii, USA, 2024. (Accepted).

[3] L. Zhong, Y. Zhang, X. Luo, H. Wu, X. Cheng, W. Wu, Z. Li, and Q. Pan*, "A 2×112 Gb/s 0.34 pJ/b/lane Single-Ended PAM4 Receiver with Multi-Order Crosstalk Cancellation and Signal Reutilization Technique in 28-nm CMOS," in IEEE Symp. VLSI Circuits, Hawaii, USA, 2024. (Accepted).