晶心科推出RISC-V新计划：可简单快速取得N22 CPU

芯科技消息（文／罗伊）嵌入式CPU IP供应商晶心科，今（24）日宣布推出RISC-V FreeStart计划，提供各界简单、快速的方式取得商业等级RISC-V CPU核心N22，以打造可靠的系统单芯片（SoC）。

晶心科表示，AndesCore N22是极精简、低功耗和高性能的入门级RISC-V CPU IP，并指出，N22性能达同级别IP间最高的3.95 Coremark/MHz，且有丰富的可配置功能，包括乘法器、中断控制器、本地存储器、指令快取、除错支持和可选用的AHB平台。通过此计划，无需CPU IP前期授权费用，工程师便能设计出基于RISC-V架构的SoC。

总经理林志明表示，RISC-V可被快速采用并创造高需求，尤其是MCU级别的应用；相较一般开源RISC-V CPU功能有限、缺乏说明文件，还须先经SoC工程师验证，采用N22 CPU能跳过耗时又无法增加最终SoC价值的步骤，集中研发资源。

技术长暨执行副总经理苏泓萌指出，FreeStart计划提供可额外选购的1年技术支持和预先整合的AHB平台及常用的周边IPs，省下寻找供应商和整合设计的时间。

他补充，计划参与者还能利用晶心科全球下载量逾1.5万次的专业软件开发环境AndeSight IDE，加速整体开发速度，AndeSight IDE现也开放免费下载。

RISC-V FreeStart计划已正式推出，同时提供量产方案。晶心科指出，无论产业人士、研究界或学界都可参加并签署在线授权协议，下载N22 CPU来进行评估性能、实验、研究、出版论文、项目开发或推出如FPGA、芯片等原型产品（Prototyping）。设计团队也可选购技术支持方案，方案包括在线e-service技术支持、用于SoC整合的AHB平台RTL程序码、以及1套Corvette F1 FPGA 开发板。

N22 CPU是小型双级管线的32位元RV32I/EMAC RISC-V CPU核心，具备16或32个一般用途暂存器、乘法器以及压缩指令。N22也支持许多独特可配置功能，例如硬件堆栈保护的StackSafe、有效管理能源的PowerBrake、可有效精简程序码技术的CoDense，以及提升性能的本地存储器和指令快取。（校对/诗诗）