芯科技消息(文/方中同)智原与联电18日共同宣布推出采联电22纳米超低功耗(ULP)与22纳米超低漏电(ULL)制程的基础元件IP解决方案。该22ULP/ULL基础元件IP已成功通过硅验证,包含多重电压标准元件库、ECO元件库、IO元件库、PowerSlash低功耗控制套件以及存储器编译器,可大幅降低芯片功耗,满足新一代的SoC设计需求。
智原表示,针对低功耗SoC需求,22ULP/ULL基础元件IP具备进阶绕线架构,以及优化的功率、性能和面积设计。相较28纳米技术,22纳米元件库可以在相同性能下减少10%芯片面积,或降低超过30%功耗。
此外,据了解,该标准元件库可于0.6V至1.0V广域电压下运作,亦支持SoC内的Always-on电路维持超低漏电;多样的IO元件库包括通用IO、多重电压IO、RTC IO、OSC IO和模拟ESD IO;存储器编译器具有双电源轨功能、多重省电模式、和读写辅助功能等特色。
智原研发协理简丞星表示,通过与联电长期合作以及丰富的ASIC经验,为客户提供专业的IP选用服务。借由联电22纳米技术推出全新的逻辑元件库和存储器编译器IP,能够协助客户在成本优势下开发低功耗SoC以布局物联网、人工智慧、通信及多媒体等新兴应用攫取商机。
联电IP研发暨设计支援处林子惠处长也说,许多应用中SoC设计师都需要针对各种应用的节能解决方案。随智原在联电22纳米可量产的特殊制程上推出的基础元件IP解决方案,让客户可在联电具有竞争力的22纳米平台上,获得包括超低漏电和超低功耗设计支持,适用于物联网及其他低功耗产品的完整平台。
图片来源:智原
(校对/holly)